构建集成电路可测试性前端设计环境的方法
Keywords:
集成电路；可测试性设计；前端设计环境；EDA 工具；自动化脚本
Abstract
随着集成电路设计复杂性的增加，可测试性设计（DFT）在 IC 设计中的重要性日益凸显。论文提出了一种 构建集成电路可测试性前端设计环境的方法，旨在提高设计的可测试性，降低测试成本，并提升产品质量。该方法 结合了先进的 EDA 工具和自定义脚本，以自动化方式集成 DFT 策略，从而在设计早期阶段就确保良好的可测试性。
References
[1] 罗瑜,樊赫.基于LK8810平台的集成电路电参数测试方法设计与
实现[J].集成电路应用,2022(2):35-37.
[2] 王士江.半导体集成电路可靠性测试及数据处理方法分析研究
[J].科技与创新,2018(7):143-144.
[3] 杨婉婉,刘海南,高见头,等.集成电路的通用单粒子效应测试系统
设计[J].太赫兹科学与电子信息学报,2021(2):347-351+360.
[4] 张雪.模拟集成电路测试算法与平台构建研究[J].信息记录材料,
2021(9):229-230.
[5] 吴立斌.集成电路可测试性设计与验证[J].无线互联科技,2016
(11):113-114+132.
[6] 张玲,王伟征.代表扫描——一种低功耗可测试性设计结构[J].中
国科学:信息科学,2016(4):511-522.
[7] 张瑾,秦盼,余向阳.一种数模混合芯片的可测性设计和实现[J].
集成电路通讯,2016(4):22-27.
